Privacidade de dados Endpoint na nuvem é mais fácil do que você pensa
Em uma demonstração fantástica de a tecnologia errada para a Cimeira de memória Flash, HGST está mostrando uma mudança de fase do dispositivo de memória conectado à PCIe funcionando em três milhões de IOPS com 1,5 microssegundos ler latência.
Phase Change Memória (PCM) armazena dígitos binários como diferentes níveis de resistência, alterando o estado, ou fase, do material chalcogenide eles são feitos com de amorfa para cristalina e de volta.
Dispositivos PCM são ditas para oferecer dados muito mais rápidas velocidades de leitura do que flash e fornecer uma configuração de memória mais denso. Mas é uma tecnologia pós-NAND emergente, com IBM , Micron e outros que trabalham para desenvolvê-lo - e, definitivamente, não é intermitente.
Relativamente fora do azul, HGST está demonstrando um dispositivo PCM construído a partir de 45nm 1 Gbit PCM morre, fornecido pela Micron nós entendemos, e usando o seu próprio controlador com um DC Expresso protocolo que atravessa PCIe.
Este protocolo foi discutido durante o FAST '14 em fevereiro, em um artigo intitulado "DC Express: Shortest Latência Protocolo para leitura Phase Change Memória sobre PCI Express" e escrito por Dejan Vučinić, Qingbo Wang, Cyril Guyot, Robert Mateescu, Filip Blagojević, Luiz Franca-Neto, e Damien Le Moal de San Jose Research Center da HGST; e Trevor Bunker, Jian Xu, e Steven Swanson, da Universidade da Califórnia, em San Diego; e apresentado por Zvonimir Bandić, a partir de San Jose Research Center da HGST. Faça o download do papel aqui (PDF) .
Há um (carregamento lento) vídeo da apresentação disponível clicando na imagem vídeo abaixo:
DC expresso de forma muito grosseira trabalha por se livrar de conversas alheias protocolo PCIe. No trabalho, os pesquisadores demonstraram 700.000 IOPS de um conjunto de 5 x 1 Gbit chips de PCM com uma profundidade de fila de um. Nosso entendimento é que os três milhões de IOPS trata de mover-se a profundidade da fila a 4.
Micron fichas PCM
Os 3 milhões de IOPS foi exibido durante a leitura aleatória de 512 bytes de cada vez. O documento diz que a latência de escrita do dispositivo PCM é de 55 vezes a latência de leitura, o que significa 82,5 microssegundos, o que é na área de escrita latência do MLC NAND.
Não há nenhuma informação sobre a capacidade do dispositivo. A única discutido na apresentação RÁPIDO foi 5Gbits. HGST diz que a placa PCIe em seu dispositivo é uma demonstração de altura total, de corpo inteiro, gen 2.0, 4 pista um.
HGST está ficando animado com as possibilidades de memória de classe de armazenamento com o dispositivo - é ser mais de uma substituição DRAM baixo custo do que um flash-killer que pensa, mas é não-volátil. A tecnologia leva à pergunta "Quem precisa ULLtraDIMMs?" que devem exercer os engenheiros da SanDisk. Talvez morre PCM pode ser conectado para DIMMs de memória também?
Não está claro o quão longe esta demonstração HGST é de um produto liberado, talvez nove - 18 meses.
Um pensamento: se ele precisa de uma full-height, full-length placa PCIe com apenas 5Gbits de PCM sobre ele, então talvez um monte de necessidades de trabalho a fazer para diminuir a lógica do controlador?
Product-sábio que estamos procurando no início fase de desenvolvimento de um FlashMax IV placa PCIe PCM? Isso vai definir os outros fornecedores CSRD de flash PCIe tudo uma vibração. Se Micron é sério sobre sua tecnologia PCM o que poderia produzir um flash card PCIe também, embora ele precisaria de seu próprio protocolo mais rápido do que o PCIe Interface também, a perceber o potencial de velocidade.
Este pouco atraente do kit de memória de mudança de fase pode ser visto no estande 316 no flash Summit 2014 Memória, Santa Clara, CA, agosto 6-7. ®
Nenhum comentário:
Postar um comentário